디지털 회로 설계와 소자

디지털회로의 설계는 디지털 논리를 이용하여 목표하는 회로를 구성하는 것이다. 디지털제품의 제작은 표준화된 부품을 적절히 조함하여 원하는 동작이 되도록 회로를 구성하고 인쇄회로기판(PCB)를 제작하여 제품을 완성한다. 이때 디지털제품 제작의 문제점이 발생한다. 점점복잡하고, 소형이며, 다양한 제품이 요구됨에 따라 부품 수의 증가에 따른 기판면적의 증가로 제품의 소형화가 어려운 요인 발생하고, 원가상승 및 고속 동작이 어려워지며 전력소모를 효과적으로 줄일수 없게 된다. 이러한 문제점을 보완하기 위해 주문형 반도체(ASIC : Application Specific Integrated Circuit)이 출현하게 되었다. ASIC은 필요한 디지털 회로 혹은 시스템 등의 개별부품을 하나의 기판에 집적시킨 집적회로(IC)로 특정기능을 수행할 수 있도록 설계 제조된 칩(Chip)이다. 특히 다수의 디지털 논리회로를 손쉽게 하나의 IC회로로 만들려고 한다면, 이는 오늘날 프로그램 가능한 논리 소자(Programmable Logic Device:PLD)를 통해 가능하게 되었다. 이 절은 PLD의 여러 가지 유형인 PROM(Progammable Read-only Memory), PAL(Progammable Array Logic), EPLD(Erasable PLD), CPLD(Complex PLD), FPGA(Field Programmable Gate Array) 등을 소개한다.

 

1. 주문형 반도체(ASIC)

주문형 반도체는 범용성이 높은 표준 집적회로(IC)와 달리 사용자의 요구에 따라 특정 기능을 갖도록 설계하여 하나의 칩(Chip)으로 제작된 집적회로이다. 고집적화, 소형화, 경량화, 고성능화, 저가격화 및 기능의 복잡화, 저 전력화 및 제품의 경쟁력 강화와 핵심기술 보호 등의 장점이 있다. 단점으로는 초기 개발비용의 증가, 설계의 어려움, 설계사양의 변경에 대한 수정이 제한되며, 수량이 적은 경우 칩(Chip) 단가가 상승한다. 구현방법에 따른 ASIC기술을 분류하면 다음과 같이 요약할 수 있다.

 

• 완전 주문형(Full Custom) 설계기술
• 표준 셀(Standard Cell) 설계기술
• 게이트어레이(Gate Array) 설계기술
• SoG(Sea of Gate) 설계기술
• SPLD(Simple Programmable Logic Device) 설계기술
• CPLD(Complexed PLD) 설계기술
• FPGA(Field Programmable Gate Array) 설계기술

완전주문형(Full Custom) 설계기술

구현하고자 하는 회로에 대하여 CAD 툴을 이용, 로직 셀(Logic Cell)부터 마스크 패턴(Mask Pattern)을 위한 레이아웃(Layout)까지 설계자가 직접 설계와 검증을 수행하는 방식이다. 집적도를 높일 수 있으므로 대량 생산 시 저가격화가 가능, 동작 속도의 조절이 가능하고 설계비용이 높고, 설계 기간이 길며, 숙련된 고급 설계자가 필요하다. 완전 주문형 설계를 위한 요구사항으로는 복잡한 회로 설계기술과 단일 기판상의 회로 구성 기술, 미세 반도체 공정 기술 및 회로성능 점검을 위한 시뮬레이션 기술이 필요하다.

 

표준 셀(Standard Cell) 설계기술

설계하려는 칩의 레이아웃을 위하여 칩(Chip) 제조 전에 필요한 셀(Cell)들을 셀 저장고(Cell Library)로부터 불러서 조립한 후, 시뮬레이션을 통해 그 기능을 검증하는 설계방식이다. 동작과 성능이 검증된 논리 기능들이 회로 혹은 레이아웃 도면 형태로 셀 저장고에 있다가 새로운 시스템을 설계할 때 이들 논리 기능을 가져와 배치 및 배선하여 칩을 설계한다. 간편함과 대중성의 장점이 있고, 설계 면적의 비효율성이 단점이다.

 

게이트 어레이(Gate Array) 설계기술

Nand나 Nor 같은 기본 논리게이트 또는 표준 논리소자와 같이 완전한 기능의 논리소자를 규칙적으로 배열하여 금속 배선 이전까지 제조공정이 끝난 일부 주문형(Semi Custom)집적회로이다. 기본 논리회로의 종류와 특성은 미리 제조회사에서 셀 라이브러리(Cell Library)로 준비하여 사용자에게 제공하는 방식이다. 

 

SoG(Sea of Gate) 설계기술

게이트 어레이의 설계기술의 일종으로 배선 영역이 없는(Channelless) 방식으로 배선하는(Routing Over Transistor) 기술이다. 장점으로는 고집적도 및 개발기간이 짧다. 단점으로는 주어진 셀을 모두 사용하지 못하며, 칩 면적이 낭비된다.

 

2. 프로그래머블 논리 소자

설계자는 디지털 회로 구현에 있어 프로그래머블 논리소자를 선호한다. 그 첫 번째 이유는 한 개의 물리적 칩 내에 다양한 기능을 구현할 수 있는 통합 능력이 가능하기 때문이다. 프로그래머블 논리소자는 여러 규격화된 디바이스의 사용뿐만이 아니라 외부 배선과 관련된 불편함과 신뢰성 문제를 없앨 수 있다, 두 번째 이유는 설계를 변경할 수 있는 기능이 있기 때문이다. 많은 프로그래머블 소자에서는 재프로그래밍을 쉽게 할 수 있다. 일반적으로, 오류가 있거나 설계 사양이 변경되는 경우, 설계 변경이 비교적 용이다.